
METHOD FOR FABRICATING SEMICONDUCTOR LIGHT EMITTING ELEMENT, METHOD FOR FABRICATING SEMICONDUCTOR ELEMENT, METHOD FOR FABRICATING ELEMENT, METHOD FOR GROWING NITRIDE III-V COMPOUND SEMICONDUCTOR LAYER, METHOD FOR GROWING SEMICONDUCTOR LAYER, AND METHOD FOR GROWING LAYER

Publication Number: 2003-124573 (JP 2003124573 A) , April 25, 2003

Inventors:

- YANASHIMA KATSUNORI
- KOBAYASHI TOSHIMASA
- NAKAJIMA HIROSHI
- MOTOKI KENSAKU

Applicants

- SUMITOMO ELECTRIC IND LTD
- SONY CORP

Application Number: 2001-315704 (JP 2001315704) , October 12, 2001

International Class:

- H01S-005/323
- H01L-021/205
- H01L-021/3065
- H01L-021/308
- H01L-021/331
- H01L-029/737
- H01L-029/80
- H01L-033/00

Abstract:

PROBLEM TO BE SOLVED: To realize a highly reliable semiconductor light emitting element having good emission characteristics and a long lifetime, a highly reliable semiconductor element having good characteristics and a long lifetime. **SOLUTION:** At the time of fabricating a semiconductor light emitting element or a semiconductor element by growing a nitride based III-V compound semiconductor layer for forming a light emitting element structure or an element structure on the major surface of a nitride based III-V compound semiconductor substrate 1 where a plurality of second regions B having a second mean dislocation density higher than a first mean dislocation density are arranged regularly in a first region A of the crystal having the first mean dislocation density, the nitride based III-V compound semiconductor layer is prevented from coming into direct contact with the second region B on the major surface of the nitride based III-V compound semiconductor substrate. **COPYRIGHT:** (C)2003,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2003-124573

(P2003-124573A)

(43)公開日 平成15年4月25日 (2003.4.25)

(51) Int.Cl. ⁷	識別記号	F I	テマコト ⁸ (参考)
H 01 S 5/323	6 1 0	H 01 S 5/323	6 1 0 5 F 0 0 3
H 01 L 21/205		H 01 L 21/205	5 F 0 0 4
21/3065		21/308	C 5 F 0 4 1
21/308		33/00	C 5 F 0 4 3
21/331		29/72	H 5 F 0 4 5

審査請求 未請求 請求項の数101 O L (全 35 頁) 最終頁に続く

(21)出願番号 特願2001-315704(P2001-315704)

(71)出願人 000002130

住友電気工業株式会社

大阪府大阪市中央区北浜四丁目5番33号

(22)出願日 平成13年10月12日 (2001.10.12)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 織嶋 克典

東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内

(74)代理人 100082762

弁理士 杉浦 正知


最終頁に続く

(54)【発明の名称】 半導体発光素子の製造方法、半導体素子の製造方法、素子の製造方法、窒化物系III-V族化
合物半導体層の成長方法、半導体層の成長方法および層の成長方法

(57)【要約】

【課題】 発光特性などの特性が良好で信頼性も高く長
寿命の半導体発光素子や特性が良好で信頼性も高く長寿
命の半導体素子を実現する。

【解決手段】 第1の平均転位密度を有する結晶からなる
第1の領域A中に第1の平均転位密度より高い第2の
平均転位密度を有する複数の第2の領域Bが規則的に配
列している窒化物系III-V族化合物半導体基板1の
主面上に発光素子構造あるいは素子構造を形成する窒化
物系III-V族化合物半導体層を成長させることにより
半導体発光素子あるいは半導体素子を製造する際に、
窒化物系III-V族化合物半導体層が窒化物系III
-V族化合物半導体基板1の主面上で第2の領域Bと直
接接觸しないようにする。



【特許請求の範囲】

【請求項1】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であつて、

上記窒化物系III-V族化合物半導体層が上記窒化物系III-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項2】 上記窒化物系III-V族化合物半導体層を成長させる前に上記第2の領域を上記窒化物系III-V族化合物半導体基板の主面から少なくとも一部除去しておくようにしたことを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項3】 上記窒化物系III-V族化合物半導体層を成長させる前に上記第2の領域を上記窒化物系III-V族化合物半導体基板の主面から所定の深さまで除去しておくようにしたことを特徴とする請求項2記載の半導体発光素子の製造方法。

【請求項4】 上記所定の深さは1μm以上であることを特徴とする請求項3記載の半導体発光素子の製造方法。

【請求項5】 上記所定の深さは10μm以上であることを特徴とする請求項3記載の半導体発光素子の製造方法。

【請求項6】 上記窒化物系III-V族化合物半導体層を成長させる前に上記第2の領域を全部除去しておくようにしたことを特徴とする請求項2記載の半導体発光素子の製造方法。

【請求項7】 エッチングにより上記第2の領域を除去するようにしたことを特徴とする請求項2記載の半導体発光素子の製造方法。

【請求項8】 上記エッチングはウエットエッチングであることを特徴とする請求項7記載の半導体発光素子の製造方法。

【請求項9】 上記エッチングはドライエッチングであることを特徴とする請求項7記載の半導体発光素子の製造方法。

【請求項10】 上記エッチングは熱化学エッチングであることを特徴とする請求項7記載の半導体発光素子の製造方法。

【請求項11】 上記窒化物系III-V族化合物半導体層を成長させる前に上記第2の領域の表面を被覆層で覆つておくようにしたことを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項12】 上記第2の領域が上記窒化物系III-

—V族化合物半導体基板の主面から所定の深さまで除去されていることを特徴とする請求項11記載の半導体発光素子の製造方法。

【請求項13】 上記第2の領域が除去された部分が上記被覆層により埋められていることを特徴とする請求項12記載の半導体発光素子の製造方法。

【請求項14】 上記被覆層の表面は上記窒化物系III-V族化合物半導体基板の主面より高い位置にあることを特徴とする請求項11記載の半導体発光素子の製造方法。

【請求項15】 上記被覆層の表面は上記窒化物系III-V族化合物半導体基板の主面と一致していることを特徴とする請求項11記載の半導体発光素子の製造方法。

【請求項16】 上記複数の第2の領域は周期的に配列していることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項17】 上記複数の第2の領域は六方格子状に周期的に配列していることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項18】 上記複数の第2の領域は長方形格子状に周期的に配列していることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項19】 上記複数の第2の領域は正方格子状に周期的に配列していることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項20】 互いに隣接する二つの上記第2の領域の間隔は20μm以上であることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項21】 互いに隣接する二つの上記第2の領域の間隔は50μm以上であることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項22】 互いに隣接する二つの上記第2の領域の間隔は100μm以上であることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項23】 上記第2の領域の配列周期は20μm以上であることを特徴とする請求項16記載の半導体発光素子の製造方法。

【請求項24】 上記第2の領域の配列周期は50μm以上であることを特徴とする請求項16記載の半導体発光素子の製造方法。

【請求項25】 上記第2の領域の配列周期は100μm以上であることを特徴とする請求項16記載の半導体発光素子の製造方法。

【請求項26】 上記第2の領域は不定多角柱状の形状を有することを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項27】 上記第1の領域と上記第2の領域との間に上記第1の平均転位密度より高く、かつ上記第2の平均転位密度より低い第3の平均転位密度を有する第3

の領域が設けられていることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項28】 上記窒化物系III-V族化合物半導体層が上記窒化物系III-V族化合物半導体基板の主面上で上記第2の領域および上記第3の領域と直接接觸しないようにしたことを特徴とする請求項27記載の半導体発光素子の製造方法。

【請求項29】 上記窒化物系III-V族化合物半導体層を成長させる前に上記第2の領域および上記第3の領域を上記窒化物系III-V族化合物半導体基板の主面から少なくとも一部除去しておくようにしたことを特徴とする請求項28記載の半導体発光素子の製造方法。

【請求項30】 上記第2の領域の直径は10μm以上100μm以下であることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項31】 上記第2の領域の直径は20μm以上50μm以下であることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項32】 上記第3の領域の直径は上記第2の領域の直径より20μm以上200μm以下大きいことを特徴とする請求項27記載の半導体発光素子の製造方法。

【請求項33】 上記第3の領域の直径は上記第2の領域の直径より40μm以上160μm以下大きいことを特徴とする請求項27記載の半導体発光素子の製造方法。

【請求項34】 上記第3の領域の直径は上記第2の領域の直径より60μm以上140μm以下大きいことを特徴とする請求項27記載の半導体発光素子の製造方法。

【請求項35】 上記第2の領域の平均転位密度は上記第1の領域の平均転位密度の5倍以上であることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項36】 上記第2の領域の平均転位密度は1×10⁸c m⁻¹以上であることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項37】 上記第1の領域の平均転位密度は2×10⁶c m⁻¹以下、上記第2の領域の平均転位密度は1×10⁶c m⁻¹以上であることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項38】 上記第1の領域の平均転位密度は2×10⁶c m⁻¹以下、上記第2の領域の平均転位密度は1×10⁶c m⁻¹以上、上記第3の領域の平均転位密度は1×10⁶c m⁻¹より小さく、2×10⁶c m⁻¹より大きいことを特徴とする請求項27記載の半導体発光素子の製造方法。

【請求項39】 上記窒化物系III-V族化合物半導体基板はAl_{1-x}B_xGa_{1-y}In_yAs_zN_{1-z}P_z(ただし、0≤x≤1、0≤y≤1、0≤z≤1、0≤u≤1、0≤v≤1、0≤x+y+z≤1、0≤u

+v<1)からなることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項40】 上記窒化物系III-V族化合物半導体基板はAl_{1-x}B_xGa_{1-y}In_yN(ただし、0≤x≤1、0≤y≤1、0≤z≤1、0≤x+y+z<1)からなることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項41】 上記窒化物系III-V族化合物半導体基板はAl_{1-x}Ga_xIn_yN(ただし、0≤x≤1、0≤y≤1)からなることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項42】 上記窒化物系III-V族化合物半導体基板はGaNからなることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項43】 上記半導体発光素子は半導体レーザであることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項44】 上記半導体発光素子は発光ダイオードであることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項45】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であつて、

上記窒化物系III-V族化合物半導体層が上記窒化物系III-V族化合物半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項46】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であつて、

上記窒化物系III-V族化合物半導体層が上記窒化物系III-V族化合物半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項47】 上記第1の領域は単結晶であり、上記第2の領域は単結晶、多結晶もしくは非晶質またはこれらの二以上が混在したものであることを特徴とする請求項46記載の半導体発光素子の製造方法。

【請求項48】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に

配列している窒化物系ⅢⅢ-V族化合物半導体基板の主面上に素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記窒化物系ⅢⅢ-V族化合物半導体層が上記窒化物系ⅢⅢ-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項49】 上記半導体素子は発光素子であること特徴とする請求項48記載の半導体素子の製造方法。

【請求項50】 上記半導体素子は受光素子であること特徴とする請求項48記載の半導体素子の製造方法。

【請求項51】 上記半導体素子は電子走行素子であることを特徴とする請求項48記載の半導体素子の製造方法。

【請求項52】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の主面上に素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記窒化物系ⅢⅢ-V族化合物半導体層が上記窒化物系ⅢⅢ-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項53】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の主面上に素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記窒化物系ⅢⅢ-V族化合物半導体層が上記窒化物系ⅢⅢ-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項54】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項55】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成

する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項56】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項57】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項58】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項59】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項60】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする素子の製造方法。

【請求項61】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第

2の平均欠陥密度を有する複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする素子の製造方法。

【請求項 6 2】 結晶からなる第 1 の領域中にこの第 1 の領域より結晶性が悪い複数の第 2 の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする素子の製造方法。

【請求項 6 3】 第 1 の平均転位密度を有する結晶からなる第 1 の領域中に上記第 1 の平均転位密度より高い第 2 の平均転位密度を有する複数の第 2 の領域が第 1 の方向に第 1 の間隔で規則的に配列し、上記第 1 の方向と直交する第 2 の方向に上記第 1 の間隔より小さい第 2 の間隔で規則的に配列している窒化物系 I I I - V 族化合物半導体基板の主面上に発光素子構造を形成する窒化物系 I I I - V 族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であつて、

上記窒化物系ⅢⅢ-I-V族化合物半導体層が上記窒化物系ⅢⅢ-I-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項 6 4】 第 1 の平均欠陥密度を有する結晶からなる第 1 の領域中に上記第 1 の平均欠陥密度より高い第 2 の平均欠陥密度を有する複数の第 2 の領域が第 1 の方向に第 1 の間隔で規則的に配列し、上記第 1 の方向と直交する第 2 の方向に上記第 1 の間隔より小さい第 2 の間隔で規則的に配列している窒化物系 I I I - V 族化合物半導体基板の主面上に発光素子構造を形成する窒化物系 I I I - V 族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であつて、

上記窒化物系ⅢⅠⅠ-V族化合物半導体層が上記窒化物系ⅢⅠⅠ-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項 6 5】 結晶からなる第 1 の領域中にこの第 1 の領域より結晶性が悪い複数の第 2 の領域が第 1 の方向に第 1 の間隔で規則的に配列し、上記第 1 の方向と直交する第 2 の方向に上記第 1 の間隔より小さい第 2 の間隔で規則的に配列している窒化物系 I - III - V 族化合物半導体基板の主面上に発光素子構造を形成する窒化物系 I - III - V 族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

10

20

30

40

50

上記窒化物系ⅢⅢ-V族化合物半導体層が上記窒化物系ⅢⅢ-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項 6 6】 第 1 の平均転位密度を有する結晶からなる第 1 の領域中に上記第 1 の平均転位密度より高い第 2 の平均転位密度を有する直線状に延在する複数の第 2 の領域が互いに平行に規則的に配列している窒化物系 I - III - V 族化合物半導体基板の主面上に発光素子構造を形成する窒化物系 I - III - V 族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記窒化物系ⅢⅢ-V族化合物半導体層が上記窒化物系ⅢⅢ-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項 6 7】 第 1 の平均欠陥密度を有する結晶からなる第 1 の領域中に上記第 1 の平均欠陥密度より高い第 2 の平均欠陥密度を有する直線状に延在する複数の第 2 の領域が互いに平行に規則的に配列している窒化物系 I - III - V 族化合物半導体基板の主面上に発光素子構造を形成する窒化物系 I - III - V 族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記窒化物系ⅢⅢ-V族化合物半導体層が上記窒化物系ⅢⅢ-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項 6 8】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系ⅠⅠⅠ-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ⅠⅠⅠ-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であつて、

上記窒化物系ⅢⅢ-V族化合物半導体層が上記窒化物系ⅢⅢ-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項 6 9】 第 1 の平均転位密度を有する結晶からなる第 1 の領域中に上記第 1 の平均転位密度より高い第 2 の平均転位密度を有する複数の第 2 の領域が第 1 の方向に第 1 の間隔で規則的に配列し、上記第 1 の方向と直交する第 2 の方向に上記第 1 の間隔より小さい第 2 の間隔で規則的に配列している窒化物系 I - III - V 族化合物半導体基板の主面上に素子構造を形成する窒化物系 I - III - V 族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であつて

上記窒化物系 III-V 族化合物半導体層が上記窒化物

系III-V族化合物半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体素子の製造方法。

【請求項70】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記窒化物系III-V族化合物半導体層が上記窒化物系III-V族化合物半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体素子の製造方法。

【請求項71】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記窒化物系III-V族化合物半導体層が上記窒化物系III-V族化合物半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体素子の製造方法。

【請求項72】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記窒化物系III-V族化合物半導体層が上記窒化物系III-V族化合物半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体素子の製造方法。

【請求項73】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記窒化物系III-V族化合物半導体層が上記窒化物系III-V族化合物半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体素子の製造方法。

【請求項74】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記窒化物系III-V族化合物半導体層が上記窒化物系III-V族化合物半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体素子の製造方法。

【請求項75】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項76】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項77】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接觸しないようにしたことを特徴とする半導体発光素子の製造方法。

1

【請求項 7 8】 第 1 の平均転位密度を有する結晶からなる第 1 の領域中に上記第 1 の平均転位密度より高い第 2 の平均転位密度を有する直線状に延在する複数の第 2 の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
上記半導体層が上記半導体基板の主面上で上記第 2 の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項 7 9】 第 1 の平均欠陥密度を有する結晶からなる第 1 の領域中に上記第 1 の平均欠陥密度より高い第 2 の平均欠陥密度を有する直線状に延在する複数の第 2 の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
上記半導体層が上記半導体基板の主面上で上記第 2 の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項 8 0】 結晶からなる第 1 の領域中にこの第 1 の領域より結晶性が悪い直線状に延在する複数の第 2 の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であつて、
上記半導体層が上記半導体基板の主面上で上記第 2 の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項 8 1】 第 1 の平均転位密度を有する結晶からなる第 1 の領域中に上記第 1 の平均転位密度より高い第 2 の平均転位密度を有する複数の第 2 の領域が第 1 の方向に第 1 の間隔で規則的に配列し、上記第 1 の方向と直交する第 2 の方向に上記第 1 の間隔より小さい第 2 の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であつて

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項 8 2】 第 1 の平均欠陥密度を有する結晶からなる第 1 の領域中に上記第 1 の平均欠陥密度より高い第 2 の平均欠陥密度を有する複数の第 2 の領域が第 1 の方向に第 1 の間隔で規則的に配列し、上記第 1 の方向と直交する第 2 の方向に上記第 1 の間隔より小さい第 2 の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であつて、

10

20

30

40

50

12

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項 8 3】 結晶からなる第 1 の領域中にこの第 1 の領域より結晶性が悪い複数の第 2 の領域が第 1 の方向に第 1 の間隔で規則的に配列し、上記第 1 の方向と直交する第 2 の方向に上記第 1 の間隔より小さい第 2 の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、上記半導体層が上記半導体基板の主面上で上記第 2 の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項 8 4】 第 1 の平均転位密度を有する結晶からなる第 1 の領域中に上記第 1 の平均転位密度より高い第 2 の平均転位密度を有する直線状に延在する複数の第 2 の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であつて、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項 8 5】 第 1 の平均欠陥密度を有する結晶からなる第 1 の領域中に上記第 1 の平均欠陥密度より高い第 2 の平均欠陥密度を有する直線状に延在する複数の第 2 の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であつて、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項 8 6】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であつて、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項 8 7】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする素子の製造方法。

【請求項8】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする素子の製造方法。

【請求項8】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする素子の製造方法。

【請求項9】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする素子の製造方法。

【請求項9】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする素子の製造方法。

【請求項9】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする素子の製造方法。

【請求項9】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する窒化物系I₁I-V族化合物半導体基板の主面上に窒化物系I₁I-V族化合物半導体層を成長させるようにした窒化物系I₁I-V族化合物半導体層の成長方法であって、

上記窒化物系I₁I-V族化合物半導体層が上記窒化物系I₁I-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする窒化物系I₁I-V族化合物半導体層の成長方法。

【請求項9】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する窒化物系I₁I-V族化合物半導体基板の主面上に窒化物系I₁I-V族化合物半導体層を成長させるようにした窒化物系I₁I-V族化合物半導体層の成長方法であって、

上記窒化物系I₁I-V族化合物半導体層が上記窒化物系I₁I-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする窒化物系I₁I-V族化合物半導体層の成長方法。

【請求項9】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する窒化物系I₁I-V族化合物半導体基板の主面上に窒化物系I₁I-V族化合物半導体層を成長させるようにした窒化物系I₁I-V族化合物半導体層の成長方法であって、

上記窒化物系I₁I-V族化合物半導体層が上記窒化物系I₁I-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする窒化物系I₁I-V族化合物半導体層の成長方法。

【請求項9】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体層の成長方法。

【請求項9】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体層の成長方法。

【請求項9】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する基板の主面上に半導体層を成長させないようにした半導体層の成長方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体層の成長方法。

【請求項9】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する基板の主面上に層を成長させないようにした層の成長方法であつ

て、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする層の成長方法。

【請求項100】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であつて、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする層の成長方法。

【請求項101】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する基板の主面上に層を成長させないようにした層の成長方法であつて、

上記層が上記基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする層の成長方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 この発明は、半導体発光素子の製造方法、半導体素子の製造方法、素子の製造方法、窒化物系III-V族化合物半導体層の成長方法、半導体層の成長方法および層の成長方法に関し、例えば、窒化物系III-V族化合物半導体を用いた半導体レーザや発光ダイオードあるいは電子走行素子の製造に適用して好適なものである。

【0002】

【従来の技術】 GaN、AlGaN、GaInN、AlGaInNなどの窒化物系III-V族化合物半導体は、AlGaInAs系III-V族化合物半導体やAlGaInP系III-V族化合物半導体に比べてバンドギャップE_gが大きく、かつ直接遷移の半導体材料であるという特徴を有している。このため、これらの窒化物系III-V族化合物半導体は、紫外線から緑色に当たる短波長の光の発光が可能な半導体レーザや、紫外線から赤色まで、および白色という広い発光波長範囲をカバーできる発光ダイオード(LED)などの半導体発光素子を構成する材料として注目されており、高密度光ディスクやフルカラーディスプレイ、さらには環境・医療分野など、広く応用が考えられている。

【0003】 また、これらの窒化物系III-V族化合物半導体は、例えばGaNの高電界における飽和速度が大きいこと、例えば400°C程度までの高温動作が可能であること、および、例えばMIS(Metal-Insulator-Semiconductor)構造における絶縁層の材料にAlNを用いることで半導体層および絶縁層の形成を結晶成長により連続して行うことができるなどの特徴を有している。このため、これらの窒化物系III-V族化合物半導体は、高温動作可能な高出力の高周波電子素子を構成する材料としても期待されている。

【0004】 このほか、窒化物系III-V族化合物半

導体の長所としては、以下のことが挙げられる。

(1) 热伝導性がGaN系半導体などよりも高く、高温・高出力動作の素子向きである。

(2) 材料が化学的に安定であり、また硬度も高く、高い信頼性を得やすい。

(3) 環境への負荷が小さい化合物半導体材料である。すなわち、AlGaN系半導体は、構成材料や原料に環境への影響が大きい環境汚染物質や毒物を含まない。具体的には、AlGaN系半導体におけるヒ素

(As)、ZnCdSSe系半導体におけるカドミウム(Cd)などに相当する材料およびその原料(アルシン(AsH₃))などを使用しない。

【0005】 しかしながら、従来、窒化物系III-V族化合物半導体を用いた素子においては、高い信頼性を得るのに適当な基板材料がないという問題があった。窒化物系III-V族化合物半導体の基板材料として、特に高品質の結晶を得るために、以下の問題や状況がある。

(1) 構成材料のGaN、AlGaN、GaInNが格子定数の異なる全歪み系である。そのため、窒化物系III-V族化合物半導体同士および基板との間に、クラックなどを生じない範囲および良質の結晶膜が得られる範囲に組成や厚さなどを抑えるなど、設計上の制限がある。

(2) GaNに格子整合する高品質基板がまだ開発されていない。GaN系半導体やGaInP系半導体に格子整合する高品質GaN基板や、GaInAs系半導体に格子整合する高品質InP基板があるように、例えば高品質なGaN基板は開発途上であり、格子定数差の比較的小さいSiC基板は、高価であり、大口径化も困難であり、結晶膜に引っ張り歪みが発生するためクラックが発生しやすい、などの問題があり、またこれら以外にはGaNに格子整合する基板がない。

(3) 窒化物系III-V族化合物半導体の基板材料の必要条件に、約1000°Cの高い結晶成長温度およびV族原料のアンモニア雰囲気で変質・腐食されないことがある。

【0006】 以上のような理由により、窒化物系III-V族化合物半導体の基板としては総合的な判断でサファイア基板を使用する場合が多い。サファイア基板は、窒化物系III-V族化合物半導体の結晶成長温度で安定で、高品質の2または3インチ基板が安定に供給される利点があるが、その一方でGaNとの格子不整合が大きい(約13%)。このため、サファイア基板上に低温成長によりGaNやAlNからなるバッファ層を形成し、その上に窒化物系III-V族化合物半導体を成長させている。これによれば、単結晶の窒化物系III-V族化合物半導体を成長させることが可能であるが、その欠陥密度は格子不整合を反映して例えば10¹~10² (cm⁻²)程度もあり、例えば半導体レーザにおいて

は長時間の信頼性を得ることは困難であった。

【0007】サファイア基板にはこのほかに、(1) 勢開性がないため、鏡面性が高いレーザ端面の安定な形成が困難、(2) サファイアが絶縁性のため基板上面からp側電極およびn側電極の取り出しが必須、(3) 結晶成長膜が厚いと、窒化物系III-V族化合物半導体とサファイアとの熱膨張係数の差により、室温での基板の反りが大きく、素子形成プロセスに支障を来す、などの問題がある。

【0008】サファイア基板のように格子定数の異なる基板上に成長させる半導体結晶の高品質化の目的では、横方向選択成長 (Epitaxial Lateral Overgrowth; ELO) を用いる方法がある。ELOでは、周期的に高結晶品質領域（横方向成長領域）と低結晶品質あるいは高欠陥密度領域（種結晶上やその境界、会合部など）とが現れるが、素子の活性領域（例えば、発光素子では発光領域、電子走行素子では電子が走行する領域）のサイズが大きくなる場合、ELOの周期は、半導体レーザのストライプやトランジスタのエミッタ領域／コレクタ領域

（またはソース領域／ドレイン領域）間隔より大きくとることができる。例えば、ELOの周期 $10 \sim 20 \mu\text{m}$ に対し、素子の活性領域のサイズは数 μm 程度であるため、高品質領域内に活性領域を設計することが可能である。

【0009】サファイア基板上にELOを利用して素子を形成する場合には、上述の勢開性の悪さなどサファイア自身の性質に起因する問題以外にも、例えば以下のような問題があった。

(1) ELOに必要な工程数が多いことにより歩留まりが低下する。

(2) ELOに必要な分だけ結晶膜厚が増大することにより、基板に熱応力による大きな反りが発生し、結晶成長工程やウェハプロセスの制御性を低下させる。

(3) 素子サイズの制限がある。LEDやフォトディテクタ (PD) および集積素子など、ELO周期より大きい、例えば数百 μm 角以上の活性領域を持つ素子では、全素子領域を高結晶品質領域とすることはできないため、ELOの効果を発揮できない。

【0010】以上の諸問題は、高品質のGaN基板が得られれば解決することができるが、これまでの試みでは、高品質で大口径のGaN基板が得られなかった。これは、GaNはHYPE (ハライド気相成長) によつても、一般に高温（高圧）成長による良質な種結晶を得にくい、などの理由で、単結晶成長を安定に行うことができず、高品質基板の製造が困難なことによる。

【0011】特開2001-102307号公報にはこの問題の改善を図ることを目的とした単結晶GaN基板の製造方法が提案されている。これによれば、高欠陥密度のGaN基板を形成後、一部に3次元的なファセット（以下「コア」と呼ぶ）を形成し、ファセットを閉じ

10

20

30

40

ない条件で成長を続けることで、このコア部に結晶転位を集中させて、結果として広い領域が高品質な基板を製造している。

【0012】

【発明が解決しようとする課題】しかしながら、特開2001-102307号公報に開示された技術は、特に貫通転位を成長層のある領域に集中させることにより、他の領域の貫通転位を減少させるものであるため、得られた単結晶GaN基板には低欠陥密度の領域（コア）と高欠陥密度の領域とが混在しており、しかも高欠陥密度の領域が発生する位置は制御することができず、ランダムに発生する。このため、この単結晶GaN基板上に窒化物系III-V族化合物半導体層を成長させて半導体素子、例えば半導体レーザを製造する場合、高欠陥密度の領域が発光領域に形成されてしまうのを避けることができず、半導体レーザの発光特性や信頼性の低下を招いていた。

【0013】したがって、この発明が解決しようとする課題は、発光特性などの特性が良好で信頼性も高く長寿命の半導体発光素子およびそのような半導体発光素子を容易に製造することができる半導体発光素子の製造方法を提供することにある。

【0014】より一般的には、この発明が解決しようとする課題は、特性が良好で信頼性も高く長寿命の半導体素子およびそのような半導体素子を容易に製造することができる半導体素子の製造方法を提供することにある。

【0015】さらに一般的には、この発明が解決しようとする課題は、特性が良好で信頼性も高く長寿命の各種の素子およびそのような素子を容易に製造することができる素子の製造方法を提供することにある。

【0016】また、この発明が解決しようとする課題は、発光特性などの特性が良好で信頼性も高く長寿命の半導体発光素子あるいは特性が良好で信頼性も高く長寿命の半導体素子あるいは特性が良好で信頼性も高く長寿命の各種の素子の製造に用いて好適な窒化物系III-V族化合物半導体層の成長方法、半導体層の成長方法および層の成長方法を提供することにある。

【0017】

【課題を解決するための手段】本発明者は、上記課題を解決するために銳意検討を行った。その概要について説明すると、次のとおりである。

【0018】本発明者は、特開2001-102307号公報に開示された技術の改良を重ねた結果、低欠陥密度領域中に発生する高欠陥密度領域の位置を制御することに成功した。すなわち、高欠陥密度領域を結晶成長中に自然に凝集させて形成するのではなく、人為的にGaN基板などの適当な基板上に種結晶等を例えば円形で規則的、例えば周期的に形成し、その上に結晶成長を行うことにより高欠陥密度領域の形成位置を制御することができ、結晶品質の改善や良質の結晶領域を広げること

50

が可能となる。この場合、種結晶等の配置により、高欠陥密度領域の配列パターンを自由自在に変えることができる。

【0019】ここで、種結晶等とは、例えば多結晶、非晶質（アモルファス）または単結晶のGaNや、AlGaNなどのGaN以外の窒化物系III-V族化合物半導体や、窒化物系III-V族化合物半導体以外の材料で形成されるが、結晶欠陥集中位置を規定する核（コア）となる構造であればどのような構造であってもよい。

【0020】このような基板を用いて半導体レーザなどの半導体発光素子、より一般的には半導体素子を製造する場合、基板に存在する高欠陥密度領域が素子に及ぼす悪影響を排除する必要がある。すなわち、基板上に半導体層を成長させると、この半導体層に下地基板の高欠陥密度領域から欠陥が伝播するため、この欠陥に起因する素子の特性の劣化や信頼性の低下などを防止する必要がある。

【0021】この問題は、素子に使用する半導体と同質で低欠陥密度の基板を得ることが困難である場合、上記と同様な構造の基板を用いてその上に半導体層を成長させる場合にも起こるものである。より一般的には、素子に使用する材料と同質で低欠陥密度の基板を得ることが困難である場合、上記と同様な構造の基板を用いてその上に層を成長させる場合にも起こるものである。本発明者は、種々検討を行った結果、上記の課題を解決することができる有効な手法を見い出し、この発明を案出するに至ったものである。

【0022】すなわち、上記課題を解決するために、この発明の第1の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0023】窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにするためには、具体的には、例えば、窒化物系III-V族化合物半導体層を成長させる前に第2の領域を窒化物系III-V族化合物半導体基板の主面から少なくとも一部除去しておくようとする。より具体的には、窒化物系III-V族化合物半導体層を成長させる前に第2の領域を上記窒化物系III-V族化合物半導体基板の主面から所定の深さまで除去しておく。ここで、所定の深さは、窒化物系III-

-V族化合物半導体層により構成する素子の構成や、窒化物系III-V族化合物半導体層の成長条件などに応じて適宜選ばれるが、一般的には1μm以上、好適には窒化物系III-V族化合物半導体層を用いて構成する素子の厚さ程度以上（例えば10μm以上）とする。窒化物系III-V族化合物半導体層を成長させる前に第2の領域を全部除去しておくようにもよい。第2の領域の除去は、典型的にはエッチングにより行い、具体的には、ウエットエッチング、ドライエッチング、熱化學エッチング、イオンミリングなどにより行う。

【0024】窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにするためには、窒化物系III-V族化合物半導体層を成長させる前に第2の領域の表面を被覆層で覆っておくようにもよい。この被覆層としては、成長温度に耐えられる限り各種のものを用いることができ、具体的には、SiO₂膜、Si_xN_y膜、SOG (Spin on Glass)膜などの絶縁膜のほか、タンゲステン(W)、モリブデン(Mo)、タンタル(Ta)などの高融点金属膜やそれらの窒化膜などを用いることができる。この場合、第2の領域上に単に被覆層を形成するだけでもよいが、第2の領域が窒化物系III-V族化合物半導体基板の正面から所定の深さまで除去されている場合には、この第2の領域が除去された部分が被覆層により埋められるようにもよい。前者の場合には、被覆層の表面は窒化物系III-V族化合物半導体基板の正面より高い位置にあるが、後者の場合には、エッチバックの手法を用いることなどにより被覆層の表面を窒化物系III-V族化合物半導体基板の正面と一致させることができる。

【0025】互いに隣接する二つの第2の領域の間隔あるいは第2の領域の配列周期は、素子の大きさなどに応じて選ばれるが、一般的には20μm以上あるいは50μm以上あるいは100μm以上である。この第2の領域の間隔あるいは第2の領域の配列周期の上限は必ずしも明確なものは存在しないが、一般的には1000μm程度である。この第2の領域は、典型的には窒化物系III-V族化合物半導体基板を貫通している。また、この第2の領域は典型的には不定多角柱状の形状を有する。第1の領域と第2の領域との間には、第1の平均転位密度より高く、かつ第2の平均転位密度より低い第3の平均転位密度を有する第3の領域が遷移領域として存在することも多く、この場合、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにするだけでもよいが、最も好適には、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上でこれらの第2の領域および第3の領域と直接接触しないようとする。後者の場合、具体的には、例えば、窒化物系III-V族化合物半導体層を成長させる

前に第2の領域および第3の領域を窒化物系ⅢⅢ-V族化合物半導体基板の正面から少なくとも一部除去しておくようにする。

【0026】第2の領域の直径は、典型的には10μm以上100μm以下、より典型的には20μm以上50μm以下である。また、第3の領域が存在する場合、その直径は典型的には第2の領域の直径より20μm以上200μm以下より大きく、より典型的には40μm以上160μm以下大きく、最も典型的には60μm以上140μm以下大きい。

【0027】第2の領域の平均転位密度は一般的には第1の領域の転位密度の5倍以上である。典型的には、第1の領域の平均転位密度は $2 \times 10^6 \text{ cm}^{-3}$ 以下、第2の領域の平均転位密度は $1 \times 10^8 \text{ cm}^{-3}$ 以上である。

第3の領域が存在する場合、その平均転位密度は、典型的には $1 \times 10^8 \text{ cm}^{-3}$ より小さく、 $2 \times 10^6 \text{ cm}^{-3}$ より大きい。

【0028】半導体発光素子の発光領域は、平均転位密度が高い第2の領域による悪影響を防止するために、第2の領域から1μm以上、好適には10μm以上、より好適には100μm以上離す。第3の領域が存在する場合、最も好適には、半導体発光素子の発光領域が第2の領域および第3の領域を含まないようにする。より具体的には、半導体発光素子は半導体レーザや発光ダイオードであるが、前者の半導体レーザの場合、ストライプ状電極を介して駆動電流が流される領域は第2の領域から好適には1μm以上、より好適には10μm以上、さらに好適には100μm以上離す。第3の領域が存在する場合、最も好適には、ストライプ状電極を介して駆動電流が流される領域が第2の領域および第3の領域を含まないようにする。ストライプ状電極、すなわちレーザストライプの数は一つまたは複数設けてよく、その幅も必要に応じて選ぶことができる。

【0029】窒化物系ⅢⅢ-V族化合物半導体基板あるいは窒化物系ⅢⅢ-V族化合物半導体層は、最も一般的にはA_{1-x}B_xGa_{1-y-z}In_yAs_zN_{1-x-y-z}P_y（ただし、0≤x≤1、0≤y≤1、0≤z≤1、0≤u≤1、0≤v≤1、0≤x+y+z<1、0≤u+v<1）からなり、より具体的にはA_{1-x}B_xGa_{1-y-z}In_yAs_zN_{1-x-y-z}P_y（ただし、0≤x≤1、0≤y≤1、0≤z≤1、0≤u≤1、0≤v≤1、0≤x+y+z<1）からなり、典型的にはA_{1-x}Ga_xIn_yN_{1-y-z}（ただし、0≤x≤1、0≤z≤1）からなる。窒化物系ⅢⅢ-V族化合物半導体基板は、最も典型的にはGaNからなる。この発明の第1の発明に関連して述べた以上のこととは、その性質に反しない限り、以下の発明についても成立するものである。

【0030】この発明の第2の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2

の領域が規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の正面に発光素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系ⅢⅢ-V族化合物半導体層が窒化物系ⅢⅢ-V族化合物半導体基板の正面で第2の領域と直接接觸しないようにしたことを特徴とするものである。

【0031】ここで、「平均欠陥密度」とは、素子の特性や信頼性などに悪影響を及ぼす格子欠陥全体の平均密度を意味し、欠陥には転位や積層欠陥や点欠陥などあらゆるもののが含まれる（以下同様）。

【0032】この発明の第3の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の正面に発光素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系ⅢⅢ-V族化合物半導体層が窒化物系ⅢⅢ-V族化合物半導体基板の正面で第2の領域と直接接觸しないようにしたことを特徴とするものである。

【0033】ここで、典型的には、結晶からなる第1の領域は単結晶であり、この第1の領域より結晶性が悪い第2の領域は単結晶、多結晶もしくは非晶質またはこれらの二以上が混在したものである（以下同様）。これは、第2の領域の平均転位密度あるいは平均欠陥密度が第1の領域の平均転位密度あるいは平均欠陥密度より高い場合と対応するものである。

【0034】この発明の第4の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の正面に素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系ⅢⅢ-V族化合物半導体層が窒化物系ⅢⅢ-V族化合物半導体基板の正面で第2の領域と直接接觸しないようにしたことを特徴とするものである。

【0035】この発明の第5の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の正面に素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系ⅢⅢ-V族化合物半導体層が窒化物系ⅢⅢ-V族化合物半導体基板の正面で第2の領域と直接接觸しないようにしたことを特徴とするものであ

る。

【0036】この発明の第6の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0037】この発明の第4～第6の発明において、半導体素子には、発光ダイオードや半導体レーザのような発光素子のほか、受光素子、さらには高電子移動度トランジスタなどの電界効果トランジスタ(FET)やヘテロ接合バイポーラトランジスタ(HBT)のような電子走行素子が含まれる(以下同様)。

【0038】この発明の第4～第6の発明において、半導体素子の活性領域は、平均転位密度が高い第2の領域による悪影響を防止するために、第2の領域から好適には1μm以上、より好適には10μm以上、さらに好適には100μm以上離す。第3の領域が存在する場合、最も好適には、半導体素子の活性領域が第2の領域および第3の領域を含まないようにする。ここで、活性領域とは、半導体発光素子においては発光領域、半導体受光素子においては受光領域、電子走行素子においては電子が走行する領域を意味する(以下同様)。

【0039】この発明の第7の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0040】この発明の第8の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0041】この発明の第9の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子

10

20

30

40

50

の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0042】この発明の第10の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0043】この発明の第11の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0044】この発明の第12の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0045】この発明の第10～第12の発明において、半導体基板あるいは半導体層の材料は、窒化物系III-V族化合物半導体のほか、ウルツ鉱型(wurtzit)構造、より一般的には六方晶系の結晶構造を有する他の半導体、例えばZnO、 α -ZnS、 α -CdS、 α -CdSeなどであってもよく、さらには他の結晶構造を有する各種の半導体であってもよい。

【0046】この発明の第13の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0047】この発明の第14の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、層が基板の主面上

で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0048】この発明の第15の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0049】この発明の第13～第15の発明において、素子は、半導体素子（発光素子、受光素子、電子走行素子など）のほか、圧電素子、焦電素子、光学素子（非線形光学結晶を用いる第2次高調波発生素子など）、誘電体素子（強誘電体素子を含む）、超伝導素子などである。この場合、基板あるいは層の材料は、半導体素子では上記のような各種の半導体を用いることができ、圧電素子、焦電素子、光学素子、誘電体素子、超伝導素子などでは例えば酸化物などの各種の材料を用いることができる。酸化物材料については、例えばJournal of the Society of Japan Vol.103, No.11(1995) pp.1099-1111 やMaterials Science and Engineering B41(1996) 166-173に開示されたものなど、多くのものがある。

【0050】この発明の第16の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0051】この発明の第17の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0052】この発明の第18の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の

第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0053】この発明の第19の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0054】この発明の第20の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0055】この発明の第21の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0056】この発明の第22の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることに

より半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系ⅢⅢ-V族化合物半導体層が窒化物系ⅢⅢ-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0057】この発明の第23の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の主面上に素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系ⅢⅢ-V族化合物半導体層が窒化物系ⅢⅢ-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0058】この発明の第24の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の主面上に素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系ⅢⅢ-V族化合物半導体層が窒化物系ⅢⅢ-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0059】この発明の第25の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の主面上に素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系ⅢⅢ-V族化合物半導体層が窒化物系ⅢⅢ-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0060】この発明の第26の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の主面上に素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系ⅢⅢ-V族化合物半導体層が窒化物系ⅢⅢ-V族化合物

半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0061】この発明の第27の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系ⅢⅢ-V族化合物半導体基板の主面上に素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系ⅢⅢ-V族化合物半導体層が窒化物系ⅢⅢ-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0062】この発明の第28の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0063】この発明の第29の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0064】この発明の第30の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0065】この発明の第31の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造

第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0077】この発明の第43の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0078】この発明の第44の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0079】この発明の第45の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0080】この発明の第16～第45の発明において、第1の方向の第2の領域の間隔（第1の間隔）あるいは直線状に延在する第2の領域の間隔は、この発明の第1の発明に関連して述べた第2の領域の間隔あるいは第2の領域の配列間隔と同様である。また、第1の方向の第2の領域の間隔（第1の間隔）あるいは直線状に延在する第2の領域の間隔は、典型的には50μm以上であることを除いて、この発明の第1の発明に関連して述べた第2の領域の間隔あるいは第2の領域の配列間隔と同様である。この発明の第16～第18、第22～第24、第28～第30、第34～第36、第40～第42の発明において、第2の方向の第2の領域の間隔は、基本的には第1の間隔より小さい範囲で自由に選ぶことができるものであり、第2の領域の大きさにもよるが、一般的には10μm以上1000μm以下、典型的には20μm以上200μm以下である。さらに、最終的に基板のスクライピングによりチップとなる領域（以下「素子領域」という。）には、典型的には、第2の方向の第2の領域の列あるいは直線状に延在する第2の領域は実質的に7本以上含まれない。ここで、第2の方向の第2の

領域の列あるいは直線状に延在する第2の領域の数の上限を7本としたのは、第2の方向の第2の領域の列あるいは直線状に延在する第2の領域の間隔によっては、素子のチップサイズとの関係で素子領域に7本程度含まれることもあり得ることを考慮したものである。この第2の方向の第2の領域の列あるいは直線状に延在する第2の領域の数は、一般にチップサイズが小さい半導体発光素子では、典型的には3本以下である。

【0081】この発明の第16～第45の発明においては、上記以外のことは、その性質に反しない限り、この発明の第1～第15の発明に関連して述べたことが成立する。

【0082】この発明の第46の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する窒化物系III-V族化合物半導体基板の主面上に窒化物系III-V族化合物半導体層を成長させるようにした窒化物系III-V族化合物半導体層の成長方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0083】この発明の第47の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する窒化物系III-V族化合物半導体基板の主面上に窒化物系III-V族化合物半導体層を成長させないようにした窒化物系III-V族化合物半導体層の成長方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0084】この発明の第48の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する窒化物系III-V族化合物半導体基板の主面上に窒化物系III-V族化合物半導体層を成長させないようにした窒化物系III-V族化合物半導体層の成長方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0085】この発明の第49の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する半導体基板の主面上に半導体層を成長させないようにした半導体層の成長方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0086】この発明の第50の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均

欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0087】この発明の第51の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0088】この発明の第52の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0089】この発明の第53の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0090】この発明の第54の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0091】この発明の第46～第54の発明において、窒化物系ⅢⅢ-V族化合物半導体基板、窒化物系ⅢⅢ-V族化合物半導体層、半導体基板、半導体層、基板、層の材料については、この発明の第1～第15の発明に関連して述べたことと同様である。

【0092】上述のように構成されたこの発明においては、発光素子構造あるいは素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層が、窒化物系ⅢⅢ-V族化合物半導体基板、あるいは半導体基板、あるいは基板の主面上で、第1の領域より平均転位密度が高い、あるいは平均欠陥密度が高い、あるいは結晶性が悪い第2の領域と直接接触しないようにしているので、発光素子構造あるいは素子構造を形成する窒化物系ⅢⅢ-V族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層に第2の領域による悪影響が及ぶのを防止することができる。

【0093】

【発明の実施の形態】以下、この発明の実施形態について

10

20

30

40

て図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。図1および図2はこの発明の第1の実施形態において用いるGaN基板1を示し、図1Aは斜視図、図1Bは領域Bの最近接方向の断面図、図2は平面図である。このGaN基板1はn型で(0001)面(C面)方位である。ただし、GaN基板1はR面、A面またはM面方位のものであってもよい。このGaN基板1においては、平均転位密度が低い結晶からなる領域Aの中に、平均転位密度が高い結晶からなる領域Bが六方格子状に周期的に配列している。ここで、領域Bは不定多角柱状の形状を有するのが一般的であるが、図1Aにおいては、簡略化して円柱形状としてある(以下同様)。この場合、最近接の領域B同士を結ぶ直線はGaNの<1-100>方向およびそれと等価な方向と一致している。ただし、最近接の領域B同士を結ぶ直線をGaNの<11-20>方向およびそれと等価な方向と一致するようにもよい。領域BはGaN基板1を貫通している。このGaN基板1の厚さは例えば200～600μmである。なお、図2の破線は領域Bの相対的な位置関係を示すためのものにすぎず、実在する(物理的な意味のある)線ではない(以下同様)。

【0094】領域Bの配列周期(最近接の領域Bの中心同士の間隔)は例えば400μm、その直径は例えば20μmである。また、領域Aの平均転位密度は例えば $2 \times 10^6 \text{ cm}^{-2}$ 、領域Bの平均転位密度は例えば $1 \times 10^8 \text{ cm}^{-2}$ である。領域Bの中心から半径方向の転位密度の分布の一例を図3に示す。このGaN基板1は、結晶成長技術を用いて例えば次のようにして製造することができる。このGaN基板1の製造に用いる基本的な結晶成長メカニズムは、ファセット面からなる斜面を有して成長させ、そのファセット面斜面を維持して成長させることで転位を伝播させ、所定の位置に集合させるものである。このファセット面により成長した領域は、転位の移動により、低密度の欠陥領域となる。そのファセット面斜面下部には、明確な境界を持った高密度の欠陥領域を有して成長が行われ、転位は、高密度の欠陥領域の境界あるいはその内部に集合し、ここで消滅あるいは蓄積する。この高密度の欠陥領域の形状によって、ファセット面の形状も異なる。欠陥領域がドット状の場合は、そのドットを底として、ファセット面が取り巻き、ファセット面からなるピットを形成する。また、欠陥領域がストライプ状の場合は、ストライプを谷底として、その両側にファセット面斜面を有し、横に倒した三角形のブリズム状のファセット面となる。その後、成長層の表面に研削、研磨を施すことにより、表面を平坦化し、基板として使用することができる形態と/orすることができる。また、上記の高密度の欠陥領域は、いくつかの状態があり得る。例えば、多結晶からなる場合がある。また、単結晶であるが、周りの低密度欠陥領域に対して微傾斜し

ている場合もある。また、周りの低密度欠陥領域に対して、C軸が反転している場合もある。こうして、この高密度欠陥領域は、明確な境界を有しており、周りと区別される。この高密度欠陥領域を有して成長させることにより、その周りのファセット面を埋め込むことなく、ファセット面を維持して成長を進行することができる。この高密度欠陥領域は、下地基板上にGaNを結晶成長させる際に、高密度欠陥領域を形成する場所に、種をあらかじめ形成しておくことにより、発生させることができる。その種としては、非晶質あるいは多結晶の層を形成する。その上から、GaNを成長させることで、ちょうどその種の領域に、高密度欠陥領域を形成することができる。このGaN基板1の具体的な製造方法は次のとおりである。まず、下地基板を用意する。この下地基板としては種々の基板を用いることができ、一般的なサファイア基板でもよいが、後工程で除去することを考慮すると、除去しやすいGaaS基板などを用いることが好ましい。そして、この下地基板上に、例えばSiO₂膜からなる種を形成する。この種の形状は、例えばドット状またはストライプ状とすることができます。この種は規則正しく、多数個形成することができる。より具体的には、この場合、種は、図2に示す領域Bの配置に対応した配置で形成する。その後、例えばハイドライド気相エピタキシー(HVPE)により、GaNを厚膜成長させる。成長後、GaNの厚膜層の表面には、種のパターン形状に応じたファセット面が形成される。この第1の実施形態のように種がドット状のパターンの場合は、ファセット面からなるピットが規則正しく形成される。一方、種がストライプ状のパターンの場合は、プリズム状のファセット面が形成される。その後、下地基板を除去し、さらにGaNの厚膜層を研削加工、研磨加工し、表面を平坦化する。これによって、GaN基板1を製造することができる。ここで、GaN基板1の厚さは、自由に設定することができる。このようにして製造されたGaN基板1は、C面が正面であり、その中に、所定のサイズのドット状(あるいはストライプ状)の高密度欠陥領域、すなわち領域Bが規則正しく形成された基板となっている。領域B以外の単結晶領域、すなわち領域Aは、領域Bに比べて低転位密度となっている。

【0095】図4にこのGaN基板1の領域Bに存在する転位を破線で模式的に示す。このようなGaN基板1上に図5に示すようにGaN系半導体層Lを成長させると、このGaN系半導体層Lには下地のGaN基板1の領域Bから転位が伝播して品質が低下する。

【0096】そこで、この第1の実施形態においては、図6に示すように、エッチングにより領域Bの上部を深さDだけ除去する。深さDは例えば1~10μmとする。こうすることで、領域Bの表面を、GaN基板1の正面から十分に離すことができる。そして、図7に示すように、このGaN基板1上に、有機金属化学気相成長

(MOCVD)法などにより素子構造を形成するGaN系半導体層Lを成長させる。このGaN系半導体層Lのうち領域Bの上に成長した部分には領域Bから転位が伝播するが、この転位が伝播する領域はごく一部に限定されるため、GaN基板1の主面上に成長したGaN系半導体層Lにその領域による悪影響が及ばないようにすることができる。

【0097】領域Bのエッチングは次のようにして行うことができる。一般に、GaNなどの窒化物系III-V族化合物半導体は化学的に安定で、高温の、水酸化ナトリウムなどの強アルカリ、強塩酸やリン酸などの酸を除けば、室温付近でウエットエッチングは起こらない。しかしながら、GaN基板1において領域Bは領域Aに比べて転位密度、より一般的には欠陥密度がずっと高い。この欠陥密度が高い領域Bでは領域Aに比べて結晶を構成する原子の結合状態が不完全であり、完全結晶に近い領域Aよりもエッチング速度が速いため、領域Bを領域Aに対して選択的にエッチングすることができる。このエッチングは、領域Aの表面をレジストなどでマスクして行ってもよいが、GaN基板1を全面エッチングすることによっても領域Bだけを選択的にエッチングすることができる。エッチング速度を上げるために、エッチング液の温度を高くしてエッチングを行ってもよい。エッチング液は、例えば、アルカリ溶液としては水酸化カリウム(KOH)、酸としてはリン酸などを用いることができる。エッチング方法の具体例を挙げると、エッチング槽中に投入したKOH溶液を75℃に加熱保持し、その中にGaN基板1を10分間浸し、エッチング終了後GaN基板1を取り出し、純水洗浄を行い、乾燥窒素のブローにより乾燥を行う。このエッチングにより、領域Bを約5μmの深さまで除去することができる。ここで、このエッチング時にGaN基板1の裏面がエッチングされて面荒れなどが発生するのを防止する目的で、必要に応じて、GaN基板1の裏面に例えば厚さ20nmのTi膜と厚さ300nmのPt膜とを順次積層したTi/Pt膜を真空蒸着法などにより形成して保護膜とし、その後エッチングを行うようにしてもよい。なお、このTi/Pt膜は例えば王水によりエッチング除去することができる。

【0098】領域Bのエッチングは上記のウエットエッチング以外に、例えば反応性イオンエッチング(RIE)のようなドライエッチングにより行ってもよく、水素雰囲気やアンモニア雰囲気などで800℃以上の温度で一定時間加熱保持することによる熱化学的エッチングにより行ってもよい。

【0099】次に、図6に示すGaN基板1を用いたGaN系半導体レーザの具体的な製造プロセスの一例を説明する。ここでは、リッジ構造およびSCH(Separate Confinement Heterostructure)構造を有するGaN系半導体レーザについて説明する。

【0100】すなわち、図8に示すように、まず、GaN基板1の表面をサーマルクリーニングなどにより清浄化した後、その上にMOCVD法により、n型GaNバッファ層5、n型AlGaNクラッド層6、n型GaN光導波層7、アンドープのGa_xIn_{1-x}N/Ga_xIn_{1-x}N多重量子井戸構造の活性層8、アンドープInGaN劣化防止層9、p型AlGaNキャップ層10、p型GaN光導波層11、p型AlGaNクラッド層12およびp型GaNコンタクト層13を順次エピタキシャル成長させる。

【0101】ここで、n型GaNバッファ層5は厚さが例えば0.05μmであり、n型不純物として例えばSiがドープされている。n型AlGaNクラッド層6は厚さが例えば1.0μmであり、n型不純物として例えばSiがドープされ、Al組成は例えば0.08である。n型GaN光導波層7は厚さが例えば0.1μmであり、n型不純物として例えばSiがドープされている。アンドープIn_xGa_{1-x}N/In_xGa_{1-x}N多重量子井戸構造の活性層8は、例えば、井戸層としてのIn_xGa_{1-x}N層の厚さが3.5nmでx=0.14、障壁層としてのIn_xGa_{1-x}N層の厚さが7nmでy=0.02、井戸数が3である。

【0102】アンドープInGaN劣化防止層9は、活性層8に接している面から、p型AlGaNキャップ層9に接している面に向かってIn組成が徐々に単調減少するグレーディッド構造を有し、活性層8に接している面におけるIn組成は活性層8の障壁層としてのIn_xGa_{1-x}N層のIn組成yと一致しており、p型AlGaNキャップ層10に接している面におけるIn組成は0となっている。このアンドープInGaN劣化防止層9の厚さは例えば20nmである。

【0103】p型AlGaNキャップ層10は厚さが例えば10nmであり、p型不純物として例えばマグネシウム(Mg)がドープされている。このp型AlGaNキャップ層10のAl組成は例えば0.2である。このp型AlGaNキャップ層10は、p型GaN光導波層11、p型AlGaNクラッド層12およびp型GaNコンタクト層13の成長時に活性層8からInが脱離して劣化するのを防止するとともに、活性層8からのキャリア(電子)のオーバーフローを防止するためのものである。p型GaN光導波層11は厚さが例えば0.1μmであり、p型不純物として例えばMgがドープされている。p型AlGaNクラッド層12は厚さが例えば0.5μmであり、p型不純物として例えばMgがドープされ、Al組成は例えば0.08である。p型GaNコンタクト層13は厚さが例えば0.1μmであり、p型不純物として例えばMgがドープされている。

【0104】また、Inを含まない層であるn型GaNバッファ層5、n型AlGaNクラッド層6、n型GaN光導波層7、p型AlGaNキャップ層10、p型G

aN光導波層11、p型AlGaNクラッド層12およびp型GaNコンタクト層13の成長温度は例えば1000°C程度とし、Inを含む層であるGa_xIn_{1-x}N/Ga_xIn_{1-x}N多重量子井戸構造の活性層8の成長温度は例えば700~800°C、例えば730°Cとする。アンドープInGaN劣化防止層9の成長温度は、成長開始時点は活性層8の成長温度と同じく例えば730°Cに設定し、その後例えば直線的に上昇させ、成長終了時点でp型AlGaNキャップ層10の成長温度と同じく例えば835°Cになるようにする。

【0105】これらのGaN系半導体層の成長原料は、例えば、Gaの原料としてはトリメチルガリウム((CH₃)₃Ga、TMG)、Alの原料としてはトリメチルアルミニウム((CH₃)₃Al、TMA)、Inの原料としてはトリメチルインジウム((CH₃)₃In、TMI)を、Nの原料としてはNH₃を用いる。また、キャリアガスとしては、例えば、H₂を用いる。ドーパントについては、n型ドーパントとしては例えばモノシラン(SiH₄)を、p型ドーパントとしては例えばビス=メチルシクロヘキサジエニルマグネシウム((CH₃)₂C₆H₅Mg)あるいはビス=シクロヘキサジエニルマグネシウム((C₆H₅)₂Mg)を用いる。

【0106】次に、上述のようにしてGaN系半導体層を成長させたGaN基板1をMOCVD装置から取り出す。そして、p型GaNコンタクト層13の全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが0.1μmのSiO₂膜(図示せず)を形成した後、このSiO₂膜上にリソグラフィーによりリッジ部の形状に対応した所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッティング液を用いたウエットエッティング、または、CF₄やCHF₃などのフッ素を含むエッティングガスを用いたRIE法によりSiO₂膜をエッティングし、リッジ部に対応する形状とする。

【0107】次に、このSiO₂膜をマスクとしてRIE法によりp型AlGaNクラッド層12の厚さ方向の所定の深さまでエッティングを行うことにより、図9に示すように、<1-100>方向に延在するリッジ14を形成する。このリッジ14の幅は例えば3μmである。このRIEのエッティングガスとしては例えば塩素系ガスを用いる。

【0108】次に、エッティングマスクとして用いたSiO₂膜をエッティング除去した後、基板全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが0.3μmのSiO₂膜のような絶縁膜15を成膜する。この絶縁膜15は電気絶縁および表面保護のためのものである。

【0109】次に、リソグラフィーによりp側電極形成領域を除いた領域の絶縁膜15の表面を覆うレジストバ

ターン（図示せず）を形成する。次に、このレジストパターンをマスクとして絶縁膜15をエッチングすることにより、開口15aを形成する。

【0110】次に、レジストパターンを残したままの状態で、基板全面に例えば真空蒸着法により例えばPd膜、Pt膜およびAu膜を順次形成した後、レジストパターンをその上に形成されたPd膜、Pt膜およびAu膜とともに除去する（リフトオフ）。これによって、絶縁膜15の開口15aを通じてp型GaNコンタクト層13にコンタクトしたp側電極16が形成される。ここで、このp側電極16を構成するPd膜、Pt膜およびAu膜の厚さは例えばそれぞれ10nm、100nmおよび300nmとする。次に、p側電極16をオーミック接触させるためのアロイ処理を行う。

【0111】次に、GaN基板1の裏面に例えば真空蒸着法により例えばTi膜、Pt膜およびAu膜を順次形成し、Ti/Pt/Au構造のn側電極17を形成する。ここで、このn側電極17を構成するTi膜、Pt膜およびAu膜の厚さは例えばそれぞれ10nm、50nmおよび100nmとする。次に、n側電極17をオーミック接触させるためのアロイ処理を行う。

【0112】次に、図10に示すように、素子領域2（太い実線で囲まれた一区画）の輪郭線に沿って、上述のようにしてレーザ構造が形成されたGaN基板1のスクライピングを劈開により行ってレーザバー4に加工して両共振器端面を形成する。次に、これらの共振器端面に端面コーティングを施した後、再びこのレーザバー4のスクライピングを劈開などにより行ってチップ化する。

【0113】図10においては、グレーの長方形が一つのGaN系半導体レーザを表し、その中央付近に描かれた直線がレーザストライプ3であり、これが発光領域の位置に相当する。さらに、それらが連なった破線で描かれた長方形がレーザバー4を表していて、このレーザバー4の長辺が共振器端面に相当する。

【0114】図10に示す例においては、GaN系半導体レーザのサイズが例えば600μm×346μmであり、横方向（長辺方向）は領域Bを結ぶ直線に沿って、縦方向（短辺方向）は領域Bを通らない直線に沿って、それぞれ基板のスクライピングを行うことによってそのサイズのGaN系半導体レーザに分離する。

【0115】この場合、領域Bは各GaN系半導体レーザの長辺の端面部分にのみ存在することになるので、レーザストライプ3が短辺の中点同士を結ぶ直線の近傍に位置するように素子の設計を行うことにより、領域Bの影響が発光領域に及ぶことを避けることができる。共振器のミラーについては、図10中の縦方向の直線に沿って、劈開などにより基板のスクライピングを行うことにより端面に形成されるが、その直線が領域Bを通らないので、領域Bにおける転位の影響を受けることはない。

したがって、発光特性が良く、信頼性が高いGaN系半導体レーザを得ることができる。以上により、図11に示すように、目的とするリッジ構造およびSCH構造を有するGaN系半導体レーザが製造される。

【0116】以上のように、この第1の実施形態によれば、平均転位密度が低い領域Aの中に平均転位密度が高い領域Bが六方格子状に周期的に配列しているGaN基板1のうち領域Bの上部をエッチングにより除去して領域Bの表面をGaN基板1の主面から離した上で、このGaN基板1上にレーザ構造を形成するGaN系半導体層を成長させているので、レーザ構造の形成に使用されるGaN系半導体層に領域Bの悪影響が及ばないようにすることができる。このため、発光特性が良好で、信頼性が高く長寿命のGaN系半導体レーザを実現することができる。

【0117】加えて、この第1の実施形態によれば、活性層8に接してアンドープInGaN劣化防止層9が設けられ、このアンドープInGaN劣化防止層9に接してp型AlGaNキャップ層10が設けられているので、アンドープInGaN劣化防止層9により、p型AlGaNキャップ層10により活性層8に発生する応力を大幅に緩和することができるとともに、p型層のp型ドーパントとして用いられるMgが活性層7に拡散するのを有効に抑制することができる。

【0118】次に、この発明の第2の実施形態について説明する。図12に示すように、この第2の実施形態においては、GaN基板1の領域Bの全部をエッチングにより除去し、その部分を完全に空洞化する。そして、図13に示すように、このGaN基板1上にMOCVD法などによりGaN系半導体層Lを成長させる。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第2の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0119】次に、この発明の第3の実施形態について説明する。図14に示すように、この第3の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッチング除去するが、この場合、このエッチングは例えばRIEなどのドライエッチングにより行う。この後、領域Bの結晶性が領域Aの結晶性より悪いことを利用して、領域A上では成長が起きるが、領域B上では成長が起きないような成長条件でMOCVD法などによりGaN系半導体層Lを成長させる。この結果、GaN基板1の主面、すなわち領域A上にのみGaN系半導体層Lが成長するようになることができる。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第3の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0120】次に、この発明の第4の実施形態について説明する。図15に示すように、この第4の実施形態においては、第1の実施形態と同様にGaN基板1の領域

Bの上部をエッティング除去する。この後、領域Bの結晶性が領域Aの結晶性より悪いことを利用して、領域A上では成長が起きるが、領域B上では成長が起きないような成長条件でGaN系半導体層Lを横方向成長させる。この結果、GaN基板1の正面、すなわち領域A上からGaN系半導体層Lが横方向成長して領域Bの上方で会合し、最終的に表面を平坦化することができる。ただし、GaN系半導体層Lを会合させず、平坦化させないでもよい。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第4の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0121】次に、この発明の第5の実施形態について説明する。図16に示すように、この第5の実施形態においては、GaN基板1の正面のうち領域Bの部分を完全に覆うようにSiO₂膜などの絶縁膜18を形成する。この絶縁膜18は、領域Bを完全に覆うことができればどのような形状であってもよく、例えば、領域Bの形状に合わせて円形としても、領域Bを含む四角形その他の多角形としても、さらには一列に並んだ領域Bおよびその間の部分の領域Aを完全に覆うストライプ形状としてもよい。次に、図17に示すように、このGaN基板1上にMOCVD法などによりGaN系半導体層Lを成長させる。このとき、絶縁膜18が成長マスクの役割を果たすため、この絶縁膜18で覆われていない部分におけるGaN基板1の主面上にのみGaN系半導体層Lが成長する。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第5の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0122】次に、この発明の第6の実施形態について説明する。図18に示すように、この第6の実施形態においては、第5の実施形態と同様に、GaN基板1の正面のうち領域Bの部分を完全に覆うようにSiO₂膜などの絶縁膜18を形成する。次に、図18および図19に示す過程を経て、GaN基板1上にMOCVD法などを用いてELOによりGaN系半導体層Lを横方向成長させる。このとき、絶縁膜18上で横方向成長するGaN系半導体層Lが会合する。ただし、GaN系半導体層Lを会合させないようにしてもよい。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第6の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0123】次に、この発明の第7の実施形態について説明する。図20に示すように、この第7の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッティング除去する。次に、GaN基板1の全面にSiO₂膜などの絶縁膜18を形成し、領域Bの除去部を埋める。次に、図21に示すように、例えばRIE法により絶縁膜18のエッチバックを行うことにより、領域Bの除去部にのみこの絶縁膜18を残す。この

後、第5または第6の実施形態と同様に、GaN基板1上にGaN系半導体層Lを成長させる。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第7の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0124】次に、この発明の第8の実施形態について説明する。図22に示すように、この第8の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッティング除去する。次に、GaN基板1の全面にSiO₂膜などの絶縁膜18を形成する。このとき、この絶縁膜18の厚さが、領域Bの除去部が完全に埋められない程度に小さいとする。次に、例えばRIE法により絶縁膜18のエッチバックを行うことにより、領域A上の絶縁膜18を除去する。この後、第5または第6の実施形態と同様に、GaN基板1上にGaN系半導体層Lを成長させる。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第8の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0125】次に、この発明の第9の実施形態について説明する。図23に示すように、この第9の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッティング除去する。次に、GaN基板1の全面にSiO₂膜などの絶縁膜18を形成し、領域Bの除去部を埋めた後、この絶縁膜18をエッティングにより第5の実施形態と同様な形状にパターニングする。この後、第5または第6の実施形態と同様に、GaN基板1上にGaN系半導体層Lを成長させる。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第9の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0126】次に、この発明の第10の実施形態について説明する。図24に示すように、この第10の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッティング除去するが、この場合、エッティング深さは十分に大きく、例えば数十μm程度とする。次に、図25に示すように、GaN基板1の全面にSiO₂膜などの絶縁膜18を形成する。このとき、領域Bの除去部が深いため、この除去部は絶縁膜18によって完全には埋められず、内部に空洞が形成されるとする。次に、例えばRIE法により絶縁膜18のエッチバックを行うことにより、領域A上の絶縁膜18を除去する。この後、第5または第6の実施形態と同様に、GaN基板1上にGaN系半導体層Lを成長させる。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第10の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0127】次に、この発明の第11の実施形態について説明する。図27に示すように、この第11の実施形態においては、GaN基板1の領域Aの中に領域Bが六

方格子状に周期的に配列していることは第1の実施形態と同様であるが、領域Aと領域Bとの間に、領域Aの平均転位密度と領域Bの平均転位密度との中間的な平均転位密度の領域Cが遷移領域として形成されていることが第1の実施形態と異なる。具体的には、領域Aの平均転位密度は $2 \times 10^6 \text{ cm}^{-3}$ 以下、領域Bの平均転位密度は $1 \times 10^8 \text{ cm}^{-3}$ 以上、領域Cの平均転位密度は $1 \times 10^8 \text{ cm}^{-3}$ より小さく、 $2 \times 10^6 \text{ cm}^{-3}$ より大きく、例えば $(1 \sim 2) \times 10^7 \text{ cm}^{-3}$ 程度である。領域Bの配列周期(最近接の領域Bの中心同士の間隔)は例えば $300 \mu\text{m}$ 、その直径は例えば $20 \mu\text{m}$ である。また、領域Cの直径は例えば $120 \mu\text{m}$ である。

【0128】この第11の実施形態においては、第1の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第11の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0129】次に、この発明の第12の実施形態について説明する。この第12の実施形態においては、第2の実施形態においてはGaN基板1の領域Bの全部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の全部をエッチングにより除去する。上記以外のことは第1および第11の実施形態と同様であるので、説明を省略する。この第12の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0130】次に、この発明の第13の実施形態について説明する。この第13の実施形態においては、第3の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1および第11の実施形態と同様であるので、説明を省略する。この第13の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0131】次に、この発明の第14の実施形態について説明する。この第14の実施形態においては、第4の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1および第11の実施形態と同様であるので、説明を省略する。この第14の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0132】次に、この発明の第15の実施形態について説明する。この第15の実施形態においては、第5の実施形態においてはGaN基板1の領域Bを絶縁膜18により覆ったのに対し、GaN基板1の領域Bおよび領

10

20

30

40

50

域Cの両方を絶縁膜18により覆う。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第15の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0133】次に、この発明の第16の実施形態について説明する。この第16の実施形態においては、第6の実施形態においてはGaN基板1の領域Bを絶縁膜18により覆ったのに対し、GaN基板1の領域Bおよび領域Cの両方を絶縁膜18により覆う。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第16の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0134】次に、この発明の第17の実施形態について説明する。この第17の実施形態においては、第7の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第17の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0135】次に、この発明の第18の実施形態について説明する。この第18の実施形態においては、第8の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第18の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0136】次に、この発明の第19の実施形態について説明する。この第19の実施形態においては、第9の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第19の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0137】次に、この発明の第20の実施形態について説明する。この第20の実施形態においては、第10の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第20の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0138】次に、この発明の第21の実施形態について説明する。図28に示すように、この第21の実施形

態においては、第1の実施形態と異なり、長方形の素子領域2の輪郭線は、その長辺および短辺とも、領域Bの中心同士を結ぶ直線からなる。この場合も、レーザストライプ3の位置は、素子領域2の短辺の中点同士を結ぶ線上とする。こうすることにより、領域Bの影響が発光領域に及ぶことを避けることができる。

【0139】この第21の実施形態においては、領域Bの中心同士を結ぶ直線からなる、素子領域2の輪郭線に沿って劈開によりスクリービングを行うことにより共振器のミラーが形成されることが第1の実施形態と異なっている。ここで、領域Bは転位が多いので、領域Aよりも壊れやすいと考えられる。したがって、領域B同士を結ぶ直線に沿ってスクリービングを行うと、領域Bがいわばミシン目のような役割を果たして領域Aの部分もきれいで劈開される。この際、領域Bの部分の端面は転位が多いため、必ずしも平坦にならないが、その間の領域Aの部分の端面は平坦となる。

【0140】平坦性が必要とされるのは、レーザストライプ3の端面部分であるが、図28に示すような配置であれば、領域Bの部分の端面は発光特性などに悪影響を及ぼさない。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第21の実施形態によつても、第1の実施形態と同様な利点を得ることができる。

【0141】次に、この発明の第22の実施形態について説明する。図29はこの第22の実施形態において用いるGaN基板を示す平面図である。図29に示すように、この第22の実施形態においては、領域Bがレーザストライプ3に含まれないように素子領域2が画定される。ここで、レーザストライプ3は領域Bから $50\mu\text{m}$ 以上離れている。この場合、素子領域2には2個の領域Bが含まれることになる。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第22の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0142】次に、この発明の第23の実施形態について説明する。図30はこの第23の実施形態において用いるGaN基板を示す平面図である。このGaN基板1はn型でC面方位である。ただし、GaN基板1はR面、A面またはM面方位のものであつてもよい。このGaN基板1においては、平均転位密度が低い結晶からなる領域Aの中に平均転位密度が高い結晶からなる領域BがGaNの<11-20>方向に例えれば $400\mu\text{m}$ 間隔で周期的に配列し、<11-20>方向と直交する<1-100>方向に例えれば $20\sim100\mu\text{m}$ 間隔で周期的に配列している。ただし、<11-20>方向と<1-100>方向とを入れ替えてもよい。

【0143】この第23の実施形態においては、図31に示すように、レーザストライプ3に平行な一对の端面が<1-100>方向の領域Bの列を通り、かつ、レー

ザストライプ3がこの領域Bの列の間の領域の中央付近に位置するように素子領域2が画定される。この場合、素子領域2には領域Bの列は実質的に含まれない。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第23の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0144】次に、この発明の第24の実施形態について説明する。図32に示すように、この第24の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が<1-100>方向の領域Bの列を通り、他方の端面がこの領域Bの列から離れた位置を通る点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。この第24の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0145】次に、この発明の第25の実施形態について説明する。図33に示すように、この第25の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一对の端面がいづれも<1-100>方向の領域Bの列の間に位置し、かつ、レーザストライプ3がこの領域Bの列の間の領域の中央付近に位置するように素子領域2が画定される点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。この第25の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0146】次に、この発明の第26の実施形態について説明する。図34に示すように、この第26の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が<1-100>方向の領域Bの列を通り、他方の端面がこの領域Bの列に直ぐ隣接する領域Bの列とその次の領域Bの列との間に位置し、かつ、レーザストライプ3が領域Bの列から $50\mu\text{m}$ 以上離れた位置を通る点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は1本含まれる。上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。この第26の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0147】次に、この発明の第27の実施形態について説明する。図35に示すように、この第27の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が<1-100>方向の領域Bの列から離れた位置通り、他方の端面がこの領域Bの列に直ぐ隣接する領域Bの列とその次の領域Bの列との間に位置し、かつ、レーザストライプ3が領域Bの列から $50\mu\text{m}$ 以上離れた位

置を通る点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は1本含まれる。上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。この第27の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0148】次に、この発明の第28の実施形態について説明する。図36はこの第28の実施形態において用いるGaN基板1を示す平面図である。このGaN基板1は、領域BがGaNの<11-20>方向に例えば200μm間隔で周期的に配列していることを除いて、第10 10の実施形態において用いたGaN基板1と同様である。この場合、素子領域2には領域Bの列は2本含まれる。

【0149】図36に示すように、この第28の実施形態においては、レーザストライプ3が隣接する領域Bの列の間の領域の中央付近に位置し、かつ、レーザストライプ3に平行な一对の端面がこれらの領域Bの列とそれらの直ぐ外側の領域Bの列との間の領域の中央付近に位置する。上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。この第28の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0150】次に、この発明の第29の実施形態について説明する。図37はこの第29の実施形態において用いるGaN基板を示す平面図である。このGaN基板1はn型でC面方位である。ただし、GaN基板1はR面、A面またはM面方位のものであってもよい。このGaN基板1においては、平均転位密度が低い結晶からなる領域Aの中に、平均転位密度が高い結晶からなり、GaNの<1-100>方向に線状に延在する領域Bが<1-100>方向と直交する<11-20>方向に例えば400μm間隔で周期的に配列している。ただし、<1-100>方向と<11-20>方向とを入れ替てもよい。

【0151】この第29の実施形態においては、図38に示すように、レーザストライプ3に平行な一对の端面が領域Bを通り、かつ、レーザストライプ3がこの領域Bの間の領域の中央付近に位置するように素子領域2が画定される。この場合、素子領域2には領域Bの列は実質的に含まれない。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第29の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0152】次に、この発明の第30の実施形態について説明する。図39に示すように、この第30の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が領域Bを通り、他方の端面がこの領域Bの列から離れた位置を通る点で、第29の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。

上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。この第30の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0153】次に、この発明の第31の実施形態について説明する。図40に示すように、この第31の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一对の端面がいずれも領域Bの間に位置し、かつ、レーザストライプ3がこの領域Bの間の領域の中央付近に位置するように素子領域2が画定される点で、第29の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。この第31の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0154】次に、この発明の第32の実施形態について説明する。図41に示すように、この第32の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が領域Bを通り、他方の端面がこの領域Bの列に直ぐ隣接する領域Bとその次の領域Bとの間に位置し、かつ、レーザストライプ3が領域Bから50μm以上離れた位置を通る点で、第29の実施形態と異なる。この場合、素子領域2には領域Bは1本含まれる。上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。この第32の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0155】次に、この発明の第33の実施形態について説明する。図42に示すように、この第33の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が領域Bから離れた位置を通り、他方の端面がこの領域Bに直ぐ隣接する領域Bとその次の領域Bとの間に位置し、かつ、レーザストライプ3が領域Bから50μm以上離れた位置を通る点で、第29の実施形態と異なる。この場合、素子領域2には領域Bの列は1本含まれる。上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。この第33の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0156】次に、この発明の第34の実施形態について説明する。図43はこの第34の実施形態において用いるGaN基板1を示す平面図である。このGaN基板1は、領域BがGaNの<11-20>方向に例えば200μm間隔で周期的に配列していることを除いて、第29の実施形態において用いたGaN基板1と同様である。この場合、素子領域2には領域Bの列は2本含まれる。

【0157】図43に示すように、この第34の実施形

態においては、レーザストライプ3が隣接する領域Bの間の領域の中央付近に位置し、かつ、レーザストライプ3に平行な一対の端面がこれらの領域Bとそれらの直ぐ外側の領域Bとの間の領域の中央付近に位置する。上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。この第34の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0158】以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の变形が可能である。

【0159】例えば、上述の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。

【0160】具体的には、例えば、上述の実施形態においては、この発明をSCH構造のGaN系半導体レーザの製造に適用した場合について説明したが、この発明は、例えば、DH (Double Heterostructure) 構造のGaN系半導体レーザの製造に適用してもよいことはもちろん、GaN系発光ダイオードの製造に適用してもよく、さらにはGaN系FETやGaN系ヘテロ接合バイポーラトランジスタ (HBT) などの窒化物系III-V族化合物半導体を用いた電子走行素子に適用してもよい。

【0161】また、上述の実施形態において、GaN基板1がサファイア基板などの異種基板上に設けられたものであってもよい。

【0162】また、上述の実施形態においては、GaN系半導体層の成長にMOCVD法を用いているが、GaN系半導体層の成長には、ハイドライド気相エピタキシャル成長またはハライド気相エピタキシャル成長 (HVPE) や分子線エピタキシー (MBE) 法などの他の成長方法を用いてもよい。

【0163】さらに、上述の実施形態においては、MOCVD法により成長を行う際のキャリアガスとしてH₂ガスを用いているが、必要に応じて、他のキャリアガス、例えばH₂とN₂あるいはHe、Arガスなどとの混合ガスを用いてもよい。また、上述の実施形態においては、劈開により共振器端面を形成しているが、共振器端面は例えばRIEのようなドライエッチングにより形成してもよい。

【0164】

【発明の効果】以上説明したように、この発明によれば、発光素子構造あるいは素子構造を形成する窒化物系III-V族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層が、窒化物系III-V族化合物半導体基板、あるいは半導体基板、あるいは基板の主面上で、第1の領域より平均転位密度が高い、あるいは平均欠陥密度が高い、あるいは結晶性が悪い第2の領域においては、

域と直接接触しないようにしているので、発光素子構造あるいは素子構造を形成する窒化物系III-V族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層に第2の領域による悪影響が及ばないようにすることができる。このため、発光特性などの特性が良好で信頼性も高く長寿命の半導体発光素子あるいは特性が良好で信頼性も高く長寿命の半導体素子あるいは特性が良好で信頼性も高く長寿命の各種の素子を実現することができる。

【図面の簡単な説明】

【図1】この発明の第1の実施形態において用いるGaN基板を示す斜視図および断面図である。

【図2】この発明の第1の実施形態において用いるGaN基板を示す平面図である。

【図3】この発明の第1の実施形態において用いるGaN基板の領域Bの近傍における転位密度の分布の一例を示す略線図である。

【図4】この発明の第1の実施形態との比較例を説明するための断面図である。

【図5】この発明の第1の実施形態との比較例を説明するための断面図である。

【図6】この発明の第1の実施形態において用いるGaN基板を示す断面図である。

【図7】この発明の第1の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図8】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。

【図9】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。

【図10】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図11】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。

【図12】この発明の第2の実施形態において用いるGaN基板を示す断面図である。

【図13】この発明の第2の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図14】この発明の第3の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図15】この発明の第4の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図16】この発明の第5の実施形態において用いるGaN基板を示す断面図である。

【図17】この発明の第5の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図18】この発明の第6の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図19】この発明の第6の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図20】この発明の第7の実施形態において用いるGaN基板の製造方法を説明するための断面図である。

【図21】この発明の第7の実施形態において用いるGaN基板の製造方法を説明するための断面図である。

【図22】この発明の第8の実施形態において用いるGaN基板を示す断面図である。

【図23】この発明の第9の実施形態において用いるGaN基板を示す断面図である。

【図24】この発明の第10の実施形態において用いるGaN基板の製造方法を説明するための断面図である。

【図25】この発明の第10の実施形態において用いるGaN基板の製造方法を説明するための断面図である。

【図26】この発明の第10の実施形態において用いるGaN基板の製造方法を説明するための断面図である。

【図27】この発明の第11の実施形態において用いるGaN基板を示す平面図である。

【図28】この発明の第21の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図29】この発明の第22の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図30】この発明の第23の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図31】この発明の第23の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図32】この発明の第24の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図33】この発明の第25の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

* 【図34】この発明の第26の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図35】この発明の第27の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図36】この発明の第28の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

10 【図37】この発明の第29の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図38】この発明の第29の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図39】この発明の第30の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図40】この発明の第31の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図41】この発明の第32の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【図42】この発明の第33の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。


【図43】この発明の第34の実施形態によるGaN系半導体レーザの製造方法を説明するための平面図である。

【符号の説明】


1 ……GaN基板、2 ……素子領域、3 ……レーザストライプ、5 ……n型GaNバッファ層、6 ……n型AlGaNクラッド層、7 ……n型GaN光導波層、8 ……活性層、9 ……アンドープInGaN劣化防止層、10 ……p型AlGaNキャップ層、11 ……p型GaN光導波層、12 ……p型AlGaNクラッド層、13 ……p型GaNコンタクト層、14 ……リッジ、15、18 ……絶縁膜、16 ……n側電極、17 ……p側電極

* 40


【図4】




【図5】




【図6】



【図1】





【図7】




【図13】




【図2】




【図8】




【図9】




【図12】




【図10】




【図11】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】



【図25】




【図26】




【図27】


1




【図28】




【図29】




【図30】




【図31】




【図32】




【図33】




【図34】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】




【図41】



【図42】



【図43】



フロントページの続き

(51) Int.CI. 7
H 01 L 29/737
29/80
33/00

識別記号

F I
H 01 L 21/302
29/80

テマコード(参考)
C 5 F 0 7 3
Z 5 F 1 0 2

(72)発明者 小林 俊雅 Fターム(参考) 5F003 AZ01 BF06 BM02 BM03 BP31
東京都品川区北品川6丁目7番35号 ソニ BP32
一株式会社内 5F004 AA06 BA04 DA01 DA16 DB03
中島 博 DB19 EA06 EA34 EA38
東京都品川区北品川6丁目7番35号 ソニ 5F041 AA40 CA23 CA34 CA40 CA65
一株式会社内 CA74 CA75 CA76
元木 健作 5F043 AA16 BB10 FF01 GG10
兵庫県伊丹市昆陽北一丁目1番1号 住友 5F045 AA04 AB14 AB32 AC08 AC12
電気工業株式会社伊丹製作所内 AF04 AF09 BB12 BB16 CA12
HA03 HA04
5F073 AA13 AA45 AA74 CA07 DA05
DA22 DA24 DA32 DA34 DA35
5F102 GB01 GC01 GD01 GJ10 GL04
GM04 GR01 HC01